Генератор временных диаграмм позволяет визуально моделировать работу логических элементов (AND, OR, XOR, NOT и их комбинации), а также триггеров (D, T) по заданным входным сигналам и тактовому импульсу.
Поддерживаемые элементы
- AND — логическое И: выход 1, если оба входа равны 1.
- OR — логическое ИЛИ: выход 1, если хотя бы один вход равен 1.
- XOR — исключающее ИЛИ: выход 1, если входы различны.
- NOT — инвертор: инвертирует сигнал A (работает только с одним входом).
- NAND — НЕ-И: обратное значение от AND.
- NOR — НЕ-ИЛИ: обратное значение от OR.
- D-триггер — сохраняет значение входа A по фронту тактового сигнала CLK.
- T-триггер — переключает состояние при каждом фронте тактового сигнала.
Как пользоваться генератором
- Выберите тип логического элемента из выпадающего списка.
- Задайте сигналы A и B (в виде строки из 0 и 1), а также такт (CLK), если элемент триггерный.
- Нажмите кнопку «Построить» — графики сигналов появятся на отдельных временных диаграммах.
- Ниже отображается результат в виде выходной последовательности (OUT) и тип выбранного элемента.
- Вы можете сохранить диаграммы в виде изображения (PNG).
Применение и возможности
- Образовательное моделирование логических функций и триггеров.
- Проверка работоспособности цифровых схем.
- Понимание зависимости выходного сигнала от входных комбинаций и синхронизации.
Генератор особенно полезен при обучении, в лабораторных работах и отладке цифровых устройств, где важно визуально оценить взаимодействие логических входов, тактов и выходных линий. Визуальные временные диаграммы дают наглядное представление о процессе обработки сигналов во времени.
Формирование сигнала
- Сигналы вводятся в виде двоичной последовательности (например, 10110011).
- Длина выходного сигнала определяется минимальной длиной всех входов.
- Графики строятся с помощью ступенчатой визуализации на отдельных временных шкалах.
Таблица логических операций и поведения триггеров
| Тип | Описание | Условие | Пример (A, B → OUT) |
|---|---|---|---|
| AND (И) | 1, если оба входа равны 1 | A ∧ B | 1,1 → 1; 1,0 → 0 |
| OR (ИЛИ) | 1, если хотя бы один вход равен 1 | A ∨ B | 0,1 → 1; 0,0 → 0 |
| XOR (Искл. ИЛИ) | 1, если входы различны | A ⊕ B | 1,0 → 1; 1,1 → 0 |
| NOT (НЕ) | Инвертирует A | ¬A | 1 → 0; 0 → 1 |
| NAND | Обратное от AND | ¬(A ∧ B) | 1,1 → 0; 0,0 → 1 |
| NOR | Обратное от OR | ¬(A ∨ B) | 0,0 → 1; 1,0 → 0 |
| D-триггер | Запоминает вход A по фронту CLK | Qn = A при ↑CLK | CLK: 0→1, A=1 → Q=1 |
| T-триггер | Переключает состояние на каждом фронте CLK | Qn = ¬Qn-1 при ↑CLK | ↑CLK → Q меняется |
Выходная строка отображается в виде последовательности 0 и 1 (OUT), соответствующей результату работы выбранного элемента или триггера на каждом такте. Также отображаются графики A, B, CLK (если нужно) и OUT на отдельных временных диаграммах. Для более подробного изучения логики и синхронных схем можете посмотреть теоретический материал по логическим элементам.
